日本国特許庁 JAPAN PATENT OFFICE

23. 3 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 3月28日

REC'D 13 MAY 2004

出 顯 番 号 Application Number: 特願2003-090825


WIPO PCT

[ST. 10/C]:

[JP2003-090825]

出 願 人
Applicant(s):

株式会社リコー



PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年 4月22日

今井人



特許庁長官 Commissioner, Japan Patent Office 【書類名】

特許願

【整理番号】

188311

【提出日】

平成15年 3月28日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 7/50

【発明の名称】

画像処理装置

【請求項の数】

6

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

門脇 幸男

【特許出願人】

【識別番号】

000006747

【住所又は居所】 東京都大田区中馬込1丁目3番6号

【氏名又は名称】

株式会社リコー

【代理人】

【識別番号】

100062144

【弁理士】

【氏名又は名称】

青山 葆

【選任した代理人】

【識別番号】

100086405

【弁理士】

【氏名又は名称】 河宮 治

【手数料の表示】

【予納台帳番号】

013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1 【包括委任状番号】 9808860

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像処理装置

【特許請求の範囲】

【請求項1】 JPEG2000の標準に従い、各サブバンドのコードプロックの有意データの有無を表すインクルージョン情報に基づいてTAG情報を生成するTAG情報解析部を有する画像処理装置であって、

上記TAG情報解析部は、

全レベルのサブバンドのコードプロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのインクルージョン情報を受け付け、直ちに対応するTAG情報を生成して出力する回路であることを特徴とする画像処理装置。

【請求項2】 請求項1に記載の画像処理装置において、

上記TAG情報解析部は、レベル2及びレベル3の全サブバンドのコードブロックのインクルージョン情報、レベル1の1HLのサブバンドの全コードブロックのインクルージョン情報、1LHのサブバンドの全コードブロックのインクルージョン情報、並びに、1HHのサブバンドの全コードブロックのインクルージョン情報を、所定の順序で入力することにより、直ちに対応するTAG情報を生成して出力する回路であることを特徴とする画像処理装置。

【請求項3】 請求項1又は請求項2に記載の画像処理装置において、

更に、JPEG2000の標準に従い、各サブバンドのコードブロックの上位に位置する全てのビットデータが0であるビットプレーン(以下、ZEROビットプレーンという)数のデータに基づいてZERO-TAG情報を生成して出力するZERO-TAG情報解析部であって、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのZEROビットプレーン数のデータを受け付け、直ちに対応するZERO-TAG情報を生成して出力する回路を備えることを特徴とする画像処理装置。

【請求項4】 請求項3に記載の画像処理装置において、

上記 Z E R O - T A G情報解析部は、レベル 2 及びレベル 3 の全サブバンドのコードプロックの Z E R O ビットプレーン数のデータ、レベル 1 の 1 H L のサブ

バンドの全コードブロックのZEROビットプレーン数のデータ、1LHのサブバンドの全コードブロックのZEROビットプレーン数のデータ、並びに、1HHのサブバンドの全コードブロックのZEROビットプレーン数のデータを、所定の順序で入力することにより、直ちに対応するZERO-TAG情報を生成して出力する回路であることを特徴とする画像処理装置。

【請求項5】 JPEG2000の標準に従い、各サブバンドのコードプロックの上位に位置する全てのビットデータが0であるビットプレーン(以下、ZEROビットプレーンという)の数に基づいてZERO-TAG情報を生成して出力するZERO-TAG情報解析部を備える画像処理装置であって、

上記ZERO-TAG情報解析部は、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのZEROビットプレーン数のデータを受け付け、直ちに対応するZERO-TAG情報を生成して出力する回路であることを特徴とする画像処理装置。

【請求項6】 請求項5に記載の画像処理装置において、

上記 Z E R O - T A G情報解析部は、レベル 2 及びレベル 3 の全サブバンドのコードブロックの Z E R O ビットプレーン数のデータ、レベル 1 の 1 H L のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータ、1 L H のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータ、並びに、1 H H のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータを、所定の順序で入力することにより、直ちに対応する Z E R O - T A G 情報を生成して出力する回路であることを特徴とする画像処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画像データの符号化及び復号化を行う画像処理装置、特に、JPE G2000に準拠した画像処理装置に関する。

[0002]

【従来の技術】

近年、髙精細画像を取り扱うのに適した符号化方法としてJEPG2000が

知られている。JPEG2000の符号化処理では、画像データをY、Cb、C rの各色成分のデータに変換した後、それぞれのデータに対して周波数解析として2次元離散ウェーブレット変換を行う。ウェーブレット変換により得られたウェーブレット係数のデータを、サブバンドを処理単位としてビットプレーンに分割し、サブバンド毎に各ビットプレーンのデータを上位から順に3通りの方法によりスキャンして算術符号化を行う。

[0003]

上記算術符号化により生成される符号データから、コードブロック単位で有意データの有無を表すインクルージョン情報、コードブロックの上位に位置する全ビットが0であるビットプレーン(以下、ZEROビットプレーンという)の数、コーディングパス数、符号のバイト数を調べ、パケットヘッダを生成する。各サブバンド毎に上記パケットヘッダ及び符号データを並べて符号列を形成し、これを画像データを符号化して得られる符号列のデータとして出力する。なお、JPEG2000の符号化処理については、以下の非特許文献1に詳しく説明されている。

[0004]

【非特許文献1】

「静止画像符号化の新国際標準方式(JPEG200)の概要」、映像情報メディア学会誌2000年、Vol. 54、No. 2、pp164-171

[0005]

JPEG2000の標準では、上記コードブロック毎に求めるインクルージョンの有無についての情報を表す方法としてTAGという概念を採用している。これは、サブバンド内のコードブロックを2×2個を1組とし、4個全てのコードブロック全てに有意データが無い時に、その組のコードブロックのTAGを0とし、4個のコードブロックの内1つでも有意データを持つ場合には1にする。今度は、上記値を特定したTAGを2×2個を1組とし、4つの全てのTAGが0の場合、1つ上位のTAGを0とし、4つのTAGの内、1つでも1のTAGがある場合には1つ上位のTAGを1とする。以下同様にして、順に上位のTAGの値を求め、最終的には最上位の1つのTAGの値を特定してTAG情報の解析



[0006]

上記手法により求めたTAG情報に基づけば、最上位のTAGから下位側を見た場合に最初にTAG情報の値が0になっている階層より下位に位置するコードブロックは全て有意データを持たないと判断できる。例えば、復号化処理の1つとして、各サブバンドのコードブロックのパケットヘッダ及び符号データを所定の順序で並べて成る符号列から復号用の符号データの抽出を行う際、TAG情報の値が0になっている階層よりも下位に位置するコードブロックについては、パケットヘッダ内のインクルージョンの有無の情報を参照することなく、符号データを特定することができ、無駄なアクセスを省くことができる。

[0007]

また、JPEG2000の標準では、上記コードブロックのインクルージョンの有無の情報の他、ZEROビットプレーン数の情報を表す方法としてZERO一TAGという概念を採用している。これは、サブバンド内のコードブロックを2×2個を1組として分割し、各組のZEROビットプレーン数の最小値をその組のZERO一TAGの値とし、各コードブロックのZEROビットプレーンの値を当該値から上記求めた最小値のTAGを差し引いた値に更新する。更に、隣り合う別のコードブロックについて求めた2×2の上記ZERO一TAGの最小値を1つ上位のZERO一TAGの値をとし、各ZERO一TAGの値を当該値から1つ上位のZERO一TAGの値を差し引いた値に更新する。以下同様に、順に上位のZERO一TAGの値を求め、最終的には最上位の1つのZERO一TAGの値を求め、最終的には最上位の1つのZERO一TAGの値を特定してZEROTTAG情報の解析を終了する。

[0008]

このようにして求めたZERO-TAGの情報を利用すれば、ZEROビットプレーン数の桁をより低い値に置きかえることができ、符号列のデータ量を低減することができる。

[0009]

【発明が解決しようとする課題】

従来、上記情報の生成処理は、ソフトウェア処理により実現されており、上記

生成したTAG情報及びZERO-TAG情報を記憶するメモリの他に、演算処理装置であるCPU、処理プログラムを格納するメモリ、及び、演算処理などの作業用のメモリを必要としていた。上記インクルージョンの有無やZEROビットプレーン数の情報に基づいて最上位のTAG情報及びZERO-TAG情報を生成するには、全てのサブバンド(各レベル全てのサブバンド)の各コードブロックのインクルージョンの情報及びZEROビットプレーン数の情報を一時的に記憶しておくことが必要である。このためサイズの大ききな作業用のメモリを用意することが必要があった。

[0010]

本発明は、従来ソフトウェアにて実現されていたパケットへッダのインクルージョン情報及びZEROビットプレーン数の情報のTAG情報生成部をハードウェアにて実現したものであって、データの入力に応じて直ちに結果を出力することによりリアルタイム処理が可能で、小型のTAG情報解析回路及びZERO-TAG情報解析回路を備えた画像処理装置を提供することを目的とする。


[0011]

【課題を解決するための手段】

本発明の第1の画像処理装置は、JPEG2000の標準に従い、各サブバンドのコードブロックの有意データの有無を表すインクルージョン情報に基づいてTAG情報を生成するTAG情報解析部を有する画像処理装置であって、上記TAG情報解析部は、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのインクルージョン情報を受け付け、直ちに対応するTAG情報のデータを生成して出力する回路であることを特徴とする。

[0012]

本発明の第2の画像処理装置は、上記第1の画像処理装置において、上記TAG情報解析部は、レベル2及びレベル3の全サブバンドのコードブロックのインクルージョン情報、レベル1の1HLのサブバンドの全コードブロックのインクルージョン情報、1LHのサブバンドの全コードブロックのインクルージョン情報、並びに、1HHのサブバンドの全コードブロックのインクルージョン情報を



[0013]

本発明の第3の画像処理装置は、上記何れかの画像処理装置において、更に、 JPEG2000の標準に従い、各サプバンドのコードブロックの上位に位置する全てのビットデータが0であるビットプレーン (以下、ZEROビットプレーンという)の数に基づいてZERO-TAG情報を生成して出力するZERO-TAG情報解析部であって、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのZEROビットプレーン数のデータを受け付け、直ちに対応するZERO-TAG情報を生成して出力する回路を備えることを特徴とする。

[0014]

本発明の第4の画像処理装置は、上記第3の画像処理装置において、上記 Z E R O T A G情報解析部は、レベル2及びレベル3の全サブバンドのコードブロックの Z E R O ビットプレーン数のデータ、レベル1の1 H L のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータ、1 L H のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータ、並びに、1 H H のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータを、所定の順序で入力することにより、直ちに対応する Z E R O - T A G情報を生成して出力する同路であることを特徴とする。

[0015]

本発明の第5の画像処理装置は、JPEG2000の標準に従い、各サブバンドのコードブロックの上位に位置する全てのビットデータが0であるビットプレーン (以下、ZEROビットプレーンという)の数に基づいてZERO一TAG情報を生成して出力するZERO一TAG情報解析部を備える画像処理装置であって、上記ZERO一TAG情報解析部は、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのZEROビットプレーン数のデータを受け付け、直ちに対応するTAG情報のデータを生成して出力する回路であることを特徴とする。

[0016]

本発明の第6の画像処理装置は、上記第5の画像処理装置において、上記 Z E R O T A G 情報解析部は、レベル 2 及びレベル 3 の全サブバンドのコードプロックの Z E R O ビットプレーン数のデータ、レベル 1 の 1 H L のサブバンドの全コードプロックの Z E R O ビットプレーン数のデータ、 1 L H のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータ、並びに、 1 H H のサブバンドの全コードブロックの Z E R O ビットプレーン数のデータを、所定の順序で入力することにより、直ちに対応する Z E R O - T A G 情報を生成して出力する回路であることを特徴とする。

[0017]

【発明の実施の形態】

(1)全体構成

以下、添付の図面を用いて実施の形態に係る画像処理装置について説明する。

図1(a)は、実施の形態に係る画像処理装置の符号化処理を行う各処理部のブロック図を示し、図1(b)は、復号化処理を行う各処理部のブロック図を示す。図1(a)に示すように、実施の形態に係る画像処理装置では、JPEG2000に準拠した手順で符号化処理を行う。まず、色変換部1で画像データをY、Cb、Crの各色成分のデータに変換した後、ウェーブレット変換部2において、各色成分のデータに対して周波数解析として2次元離散ウェーブレット変換を行う。算術符号化部3は、ウェーブレット変換により得られたウェーブレット係数のデータ(例えば16ビットデータ)を、サブバンド(たとえば、レベル5のウェーブレット変換の場合、5LL、5HL、5LH、5HH、4HL、4LH、4HH、3HL、3LH、3HH、2HL、2LH、2HH、1HL、1LH、1HH)を処理単位としてビットプレーンに分割し、サブバンド毎に各ビットプレーンのデータを上位から順に3通りの方法によりスキャンして算術符号化を行う。上記3通りの方法は、"significant propagation pass"、"magnitude refinement pass"、"cleanup pass"と呼ばれている。

[0018]

レート制御部4では、上記算術符号化により各コードブロック毎に得られるコ

ーディングパスの符号データの内、算術符号化前のウェーブレット係数の下位ビットプレーンに対応する符号データから順に削除(符号データを破棄すること)し、符号量を削減する。レート制御後の符号データは、パケットヘッダ生成部5、インクルージョン情報抽出部6、及び、ZEROビットプレーン数情報抽出部9にそれぞれ出力される。

[0019]

インクルージョン情報抽出部6では、各コードブロックの有意データの有無を調べ、有意データがある場合には1を、無い場合には0をインクルージョン情報 Iとして次段のTAG情報解析回路7に出力する。後に詳しく説明するが、TA G情報解析回路7は、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのインクルージョン情報を受け付け、直ちに対応するTAG情報を生成し、SRAM8に出力する。

[0020]

ZEROビットプレーン数情報抽出部9は、レート制御後の符号データからコードブロックの上位に位置する全ビットが0であるビットプレーンの数(以下、ZEROビットプレーン数という)を抽出し、ZERO一TAG情報解析回路10に出力する。後に詳しく説明するが、ZERO一TAG情報解析回路10は、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのZEROビットプレーン数のデータを受け付け、直ちに対応するZEROーTAG情報を生成し、SRAM8に出力する

[0021]

パケットヘッダ生成部5は、JPEG2000の標準に従い、SRAM8から TAG情報及びZERO-TAG情報を読み出し、パケットヘッダを生成し、レート制御部4から出力される符号データを所定の順序で並べ、符号列を形成し、これを出力する。

[0022]

図1 (b) に示すように、実施の形態に係る画像処理装置では、JPEG2000に準拠した手順で復号化処理を行う。復号化するデータは、JPEG200

0に準拠して生成された符号列のデータであり、サブバンド毎にコードブロックのパケットヘッダ及び符号データが並べられたデータである。当該符号列のデータは、まず、パケットヘッダ解析部20においてパケットヘッダの部分が抽出される。抽出されたパケットヘッダのデータは、インクルージョン情報抽出部23 及びZEROビットプレーン数情報抽出部26に出力される。

[0023]

インクルージョン情報抽出部23では、コードプロック毎に有意データの有無を調べ、有意データがある場合には1を、無い場合には0をインクルージョン情報として次段のTAG情報解析回路24に出力する。後に詳しく説明するが、TAG情報解析回路24は、処理単位であるサブバンドのインクルージョン情報の入力に対して直ちに対応するTAG情報をSRAM25に出力する。

[0024]

ZEROビットプレーン数情報抽出部26は、パケットヘッダのデータからZEROビットプレーン数を抽出し、ZERO-TAG情報解析回路27に出力する。後に詳しく説明するが、ZERO-TAG情報解析回路27は、処理単位であるサブバンドのZEROビットプレーン数の入力に応じて直ちに対応するZERO-TAG情報をSRAM25に出力する。

[0025]

符号データ抽出部21は、JPEG2000の標準に従い、SRAM25からTAG情報及びZERO-TAG情報を読み出し、当該情報に基づいて、パケットヘッダ解析部20を介して入力される符号列のデータより符号データを抽出し、復号部22に出力する。復号部22は、JPEG2000に準拠する復号化処理を行い、復号後の画像データを出力する。

[0026]

(2) TAG情報解析回路

以下、TAG情報解析回路7及び24の構成及び動作について説明する。TAG情報解析回路7及び24は同じ構成であるため、TAG情報解析回路7について説明する。

[0027]

図2は、画像データに対してレベル5の2次元離散ウェーブレット変換を行った場合に得られる各サブバンドに対応するTAG情報を示す図である。本図において、各コードブロックには、算術符号化処理及びレート制御処理の施される順に0~258の番号を付して示す。以下の説明では、当該番号を用いて各コードブロックを特定する。

[0028]

図2には、更に、2×2個のコードブロックを単位として求められる最下位のTAG情報であるT1~T16、上記T1~T16のTAGを2×2個を1組として求めた最下位より1つ上のTAG情報であるT17~T20、T17~T20のTAGを1組として求めた最上位のTAG情報であるT21を示してある。但し、レベル5及びレベル4の各サブバンドについては、コードブロックのサイズ以下であるため、TAG情報は求めない。このため、最上位のTAG情報であるT21は、レベル1の各サブバンド(1HL、1LH、1HH)についてのみ求める。

[0029]

図3は、TAG情報解析回路7の構成を示す図である。TAG情報解析回路7は、レベル2及びレベル3の全サブバンドのコードブロックのインクルージョン情報、レベル1の1HLのサブバンドの全コードブロックのインクルージョン情報、1LHのサブバンドの全コードブロックのインクルージョン情報、並びに、1HHのサブバンドの全コードブロックのインクルージョン情報を、所定の順序で入力することにより、直ちに対応するTAG情報を生成し、SRAM8に出力する。

[0030]

より具体的には、当該TAG情報解析回路7は、各サブバンドのTAG情報を4回に分けて求め、求めた4つのデータD1~D4(図2を参照)のTAG情報(32ビットデータ)をSRAM8に逐次格納する。これにより、ソフトウェア処理により実現していた時に要していたサイズの大きな作業用のメモリ自体を不用にする。ここで、データD1は、レベル3のサブバンド3HL、3LH、3HHについてのTAG情報T2、T3、T4を求めると共に、レベル2のサブバン

ド2HL、2LH、2HHについて各4つ求めるTAG情報T5~T16、及び上位のTAG情報T18、T19及びT20で成る。レベル5及びレベル4のサブバンドはコードブロック1個のサイズに満たないためTAG情報は求めない。データD2~D4は、レベル1のサブバンド1HL、1LH、1HHについてのTAG情報T1~T16、T17~T20及びT21で構成される。

[0031]

[0032]

接続回路100は、比較器56より入力される切換信号の値(High/Low)に応じて、パラレルに入力される各コードブロックのインクルージョン情報 IのANDゲート71~86への接続内容(レベル1のサブバンド用接続/レベル2~5のサブバンド用の接続)を切換える。なお、接続回路100内部において当該接続内容の切換は、切換信号に応じて動作するセレクタを用いて行う。

[0033]

以下、接続回路100における接続内容についてデータ $D1\sim D4$ 書き込み時に分けて説明する。

(a)データD1書き込み時

シフトレジスタ50に7番~66番のコードブロックのインクルージョン情報 I が入力されている間、接続回路100に入力される切換信号は"Low"レベルであり、接続回路100は、接続内容をレベル2~5のサブバンド用に切り換える。シフトレジスタ50に7番~66番のコードブロックのインクルージョン情報Iの入力が完了した時、接続回路100は、各コードブロックのインクルー

ジョン情報 I を、以下の通りANDゲート71~86に出力する。

[0034]

この場合において、ANDゲート71の各信号入力端子に入力されるデータは 無い。ANDゲート72の各信号入力端子には、順に7番~10番のコードブロ ックのインクルージョン情報Ⅰが入力される。ANDゲート73の各信号入力端 子には、順に11番~14番のコードブロックのインクルージョン情報 I が入力 される。ANDゲート74の各信号入力端子には、順に15番~18番のコード プロックのインクルージョン情報 I が入力される。ANDゲート75の各信号入 力端子には、順に19番、20番、23番、24番のコードブロックのインクル ージョン情報 I が入力される。A N D ゲート 7 6 の各信号入力端子には、順に 2 1番、22番、25番、26番のコードブロックのインクルージョン情報 I が入 力される。ANDゲート77の各信号入力端子には、順に27番、28番、31 番、32番のコードブロックのインクルージョン情報 I が入力される。ANDゲ ート78の各信号入力端子には、順に29番、30番、33番、34番のコード ブロックのインクルージョン情報Iが入力される。ANDゲート79の各信号入 力端子には、順に35番、36番、39番、40番のコードブロックのインクル ージョン情報Iが入力される。ANDゲート80の各信号入力端子には、順に3 7番、38番、41番、42番のコードブロックのインクルージョン情報 I が入 力される。ANDゲート81の各信号入力端子には、順に43番、44番、47 番、48番のコードブロックのインクルージョン情報Ⅰが入力される。ANDゲ ート82の各信号入力端子には、順に45番、46番、49番、50番のコード ブロックのインクルージョン情報 I が入力される。ANDゲート83の各信号入 力端子には、順に51番、52番、55番、56番のコードブロックのインクル ージョン情報Iが入力される。ANDゲート84の各信号入力端子には、順に5 3番、54番、57番、58番のコードブロックのインクルージョン情報Ⅰが入 力される。ANDゲート85の各信号入力端子には、順に59番、60番、63 番、64番のコードブロックのインクルージョン情報Iが入力される。ANDゲ ート86の各信号入力端子には、順に61番、62番、65番、66番のコード ブロックのインクルージョン情報Iが入力される。

[0035]

(b) データD2書き込み時

シフトレジスタ50に67番のコードブロックのインクルージョン情報 I が入力された時点で、接続回路100に比較器56から入力される切換信号はHighレベルに切り換る。これ以降、接続回路100は、接続内容をレベル1のサブバンド(1HL、1LH、1HH)用に切り換える。シフトレジスタ50に67番~130番のコードブロックのインクルージョン情報 I の入力が完了した時、接続回路100は、各コードブロックのインクルージョン情報 I を、以下の通り、ANDゲート71~86に出力する。

[0036]

ANDゲート71の各信号入力端子には、順に67番、68番、75番、76 番のコードブロックのインクルージョン情報 I が入力される。ANDゲート72 の各信号入力端子には、順に69番、70番、77番、78番のコードブロック のインクルージョン情報 I が入力される。ANDゲート73の各信号入力端子に は、順に83番、84番、91番、92番のコードブロックのインクルージョン 情報Iが入力される。ANDゲート74の各信号入力端子には、順に85番、8 6番、93番、94番のコードブロックのインクルージョン情報 I が入力される 。ANDゲート75の各信号入力端子には、順に71番、72番、79番、80 番のコードプロックのインクルージョン情報Ⅰが入力される。ANDゲート76 の各信号入力端子には、順に73番、74番、81番、82番のコードブロック のインクルージョン情報 I が入力される。ANDゲート77の各信号入力端子に は、順に87番、88番、95番、96番のコードブロックのインクルージョン 情報Iが入力される。ANDゲート78の各信号入力端子には、順に89番、9 0番、97番、98番のコードブロックのインクルージョン情報 I が入力される 。ANDゲート79の各信号入力端子には、順に99番、100番、107番、 108番のコードブロックのインクルージョン情報 I が入力される。ANDゲー ト80の各信号入力端子には、順に101番、102番、109番、110番の コードブロックのインクルージョン情報Ⅰが入力される。ANDゲート81の各 信号入力端子には、順に115番、116番、123番、124番のコードブロ ックのインクルージョン情報 I が入力される。ANDゲート82の各信号入力端子には、順に117番、118番、125番、126番のコードプロックのインクルージョン情報 I が入力される。ANDゲート83の各信号入力端子には、順に103番、104番、111番、112番のコードプロックのインクルージョン情報 I が入力される。ANDゲート84の各信号入力端子には、順に、105番、106番、113番、114番のコードブロックのインクルージョン情報 I が入力される。ANDゲート85の各信号入力端子には、順に119番、120番、127番、128番のコードブロックのインクルージョン情報 I が入力される。ANDゲート86の各信号入力端子には、順に121番、122番、129番、130番のコードブロックのインクルージョン情報 I が入力される。

[0037]

(c) データD3書き込み時

シフトレジスタ50への131番~194番のコードブロックのインクルージョン情報Iの入力が完了した時、上記データD3の生成及び出力が行われる。この時、接続回路100は、シフトレジスタ50からパラレルに出力される各コードブロックのインクルージョン情報Iを、以下の通り、ANDゲート71~86に出力する。

[0038]

ANDゲート71の各信号入力端子には、順に131番、132番、139番、140番のコードブロックのインクルージョン情報Iが入力される。ANDゲート72の各信号入力端子には、順に133番、134番、141番、142番のコードブロックのインクルージョン情報Iが入力される。ANDゲート73の各信号入力端子には、順に147番、148番、155番、156番のコードブロックのインクルージョン情報Iが入力される。ANDゲート74の各信号入力端子には、順に149番、150番、157番、158番のコードブロックのインクルージョン情報Iが入力される。ANDゲート75の各信号入力端子には、順に149番、150番、157番、158番のコードブロックのインクルージョン情報Iが入力される。ANDゲート75の各信号入力端子には、順に135番、136番、143番、144番のコードブロックのインクルージョン情報Iが入力される。ANDゲート76の各信号入力端子には、順に137番、138番、145番、146番のコードブロックのインクルージョン情報I

が入力される。ANDゲート77の各信号入力端子には、順に151番、152 番、159番、160番のコードブロックのインクルージョン情報Ⅰが入力され る。ANDゲート78の各信号入力端子には、順に153番、154番、161 番、162番のコードブロックのインクルージョン情報 I が入力される。AND ゲート79の各信号入力端子には、順に163番、164番、171番、172 番のコードプロックのインクルージョン情報Ⅰが入力される。ANDゲート80 の各信号入力端子には、順に165番、166番、173番、174番のコード ブロックのインクルージョン情報Ⅰが入力される。ANDゲート81の各信号入 力端子には、順に179番、180番、187番、188番のコードブロックの インクルージョン情報Iが入力される。ANDゲート82の各信号入力端子には 、順に181番、182番、189番、190番のコードブロックのインクルー ジョン情報Ⅰが入力される。ANDゲート83の各信号入力端子には、順に16 7番、168番、175番、176番のコードブロックのインクルージョン情報 Iが入力される。ANDゲート84の各信号入力端子には、順に、169番、1 70番、177番、178番のコードブロックのインクルージョン情報 I が入力 される。ANDゲート85の各信号入力端子には、順に183番、184番、1 91番、192番のコードブロックのインクルージョン情報 I が入力される。A NDゲート86の各信号入力端子には、順に185番、186番、193番、1 94番のコードブロックのインクルージョン情報 I が入力される。

[0039]

(d) データD4書き込み時

シフトレジスタ50に195番~258番のコードプロックのインクルージョン情報 I の入力が完了した時、上記データD 4 の出力が行われる。この時、接続回路100は、シフトレジスタ50からパラレルに出力される各コードブロックのインクルージョン情報 I を、以下の通り、A N D ゲート71~86に出力する

[0040]

ANDゲート71の各信号入力端子には、順に195番、196番、203番、204番のコードブロックのインクルージョン情報Iが入力される。ANDゲ

ート72の各信号入力端子には、順に197番、198番、205番、206番 のコードプロックのインクルージョン情報Ⅰが入力される。ANDゲート73の 各信号入力端子には、順に211番、212番、219番、220番のコードブ ロックのインクルージョン情報Iが入力される。ANDゲート74の各信号入力 端子には、順に213番、214番、221番、222番のコードブロックのイ ンクルージョン情報Iが入力される。ANDゲート75の各信号入力端子には、 順に199番、200番、207番、208番のコードブロックのインクルージ ョン情報 I が入力される。ANDゲート76の各信号入力端子には、順に201 番、202番、209番、210番のコードブロックのインクルージョン情報I が入力される。ANDゲート77の各信号入力端子には、順に215番、216 番、223番、224番のコードブロックのインクルージョン情報 I が入力され る。ANDゲート78の各信号入力端子には、順に217番、218番、225 番、226番のコードブロックのインクルージョン情報 I が入力される。AND ゲート79の各信号入力端子には、順に227番、228番、235番、236 番のコードブロックのインクルージョン情報Iが入力される。ANDゲート80 の各信号入力端子には、順に229番、230番、237番、238番のコード プロックのインクルージョン情報 I が入力される。ANDゲート81の各信号入 力端子には、順に243番、244番、251番、252番のコードブロックの インクルージョン情報Iが入力される。ANDゲート82の各信号入力端子には 、順に245番、246番、253番、254番のコードブロックのインクルー ジョン情報 I が入力される。ANDゲート83の各信号入力端子には、順に23 1番、232番、239番、240番のコードブロックのインクルージョン情報 Iが入力される。ANDゲート84の各信号入力端子には、順に、233番、2 34番、241番、242番のコードブロックのインクルージョン情報 I が入力 される。ANDゲート85の各信号入力端子には、順に247番、248番、2 55番、256番のコードプロックのインクルージョン情報 I が入力される。A NDゲート86の各信号入力端子には、順に249番、250番、257番及び 258番のコードブロックのインクルージョン情報 I が入力される。

[0041]

上述したデータD1~D4の書き込みに対応して、ANDゲート71、72、73及び74の出力は、それぞれデータD生成部92にTAG情報T1~T4として入力される他、4入力ANDゲート87の各信号入力端子に入力される。ANDゲート75、76、77及び78の出力は、それぞれデータD生成部92にTAG情報T5~T8として入力される他、4入力ANDゲート88の各信号入力端子に入力される。ANDゲート79、80、81及び82の出力は、それぞれデータD生成部92にTAG情報T9~T12として入力される他、4入力ANDゲート89の各信号入力端子に入力される。ANDゲート83、84、85及び86の出力は、それぞれデータD生成部92にTAG情報T13~T16として入力される他、4入力ANDゲート90の各信号入力端子に入力される。

[0042]

ANDゲート87、88、89及び90の出力は、それぞれデータD生成部92にTAG情報T17~T20として入力される他、4入力ANDゲート91の各信号入力端子に入力される。ANDゲート91の出力は、データD生成部92にTAG情報T21として入力される。

[0043]

インクルージョン情報 I は、シフトレジスタ50に入力される他、コードブロックカウンタ51にも入力される。コードブロックカウンタ51は、各1ビットのインクルージョン情報 I の入力に応じてカウントアップを行い、シフトレジスタ50にインクルージョン情報 I の入力されたコードブロック数をカウントする

[0044]

コードブロックカウンタ51の出力は、比較器52の一方の信号入力端子に入力される。比較器52の残りの信号入力端子にはカウント値6のセットされたレジスタ53が接続されている。比較器52は、コードブロックカウンタ51から入力されるカウント値が7以上になった場合にHighレベルのイネーブル信号をシフトレジスタ50及びアドレス指定回路54のイネーブル端子に入力する。シフトレジスタ50の動作に付いては既述した。アドレス指定回路54は、当該イネーブル信号の入力に応じて始動し、データD1の書き込みアドレス信号をS

RAM8に出力する。アドレス指定回路54は、以下に説明するように、AND ゲート58、62、66及び70よりデータD1、D2、D3、D4用のインクルージョン情報Iの書き込み完了毎に出力されるパルス信号をアドレス切換信号として受取り、SRAM8に出力するアドレス信号をデータD2用、データD3用、データD4用、再びデータD1用と順に切り換える。

[0045]

コードブロックカウンタ51の出力は、比較器56、60、64及び68の一方の信号入力端子にも入力される。比較器56の残りの信号入力端子にはカウント値66のセットされたレジスタ55が接続されている。比較器60の残りの信号入力端子にはカウント値130のセットされたレジスタ59が接続されている。比較器64の残りの信号入力端子にはカウント値194のセットされたレジスタ63が接続されている。比較器68の残りの信号入力端子にはカウント値258のセットされたレジスタ67が接続されている。

[0046]

比較器 5 6 は、コードブロックカウンタ 5 1 から入力されるカウント値が 6 7 以上になった場合にHighレベルの信号を出力する。比較器 5 6 の出力は、2 入力 A N D ゲート 5 8 の一方の信号入力端子にそのままの状態で入力されると共に、3 段のインバータを直列に接続して成る遅延回路 5 7 を介して上記 A N D ゲート 5 8 の残りの信号入力端子に入力されている。当該 A N D ゲート 5 8 は、 H ighレベルの信号入力に応じて、アドレス指定回路 5 4 のアドレス切換信号入力端子に1回だけパルス信号を出力する。

[0047]

比較器60は、コードブロックカウンタ51から入力されるカウント値が131以上になった場合にHighレベルの信号を出力する。比較器60の出力は、2入力ANDゲート62の一方の信号入力端子にそのままの状態で入力されると共に、3段のインバータを直列に接続して成る遅延回路61を介して上記ANDゲート62の残りの信号入力端子に入力されている。当該ANDゲート62は、Highレベルの信号入力に応じて、アドレス指定回路54のアドレス切換信号入力端子に1回だけパルス信号を出力する。

[0048]

比較器 6 4 は、コードブロックカウンタ 5 1 から入力されるカウント値が 1 9 5以上になった場合に H i g h レベルの信号を出力する。比較器 6 4 の出力は、2 入力 A N D ゲート 6 6 の一方の信号入力端子にそのままの状態で入力されると共に、3 段のインバータを直列に接続して成る遅延回路 6 5 を介して上記 A N D ゲート 6 6 の残りの信号入力端子に入力されている。当該 A N D ゲート 6 6 は、H i g h レベルの信号入力に応じて、アドレス指定回路 5 4 のアドレス切換信号入力端子に 1 回だけパルス信号を出力する。

[0049]

比較器68は、コードブロックカウンタ51から入力されるカウント値が258を越えた場合にHighレベルの信号を出力する。比較器68の出力は、2入力ANDゲート70の一方の信号入力端子にそのままの状態で入力されると共に、3段のインバータを直列に接続して成る遅延回路69を介して上記ANDゲート70の残りの信号入力端子に入力されている。当該ANDゲート70は、Highレベルの信号入力に応じて、アドレス指定回路54のアドレス切換信号入力端子に1回だけパルス信号を出力する。

[0050]

上述するように、ANDゲート58、62、66及び70からは、シフトレジスタ50にインクルージョン情報 Iの入力されたコードブロックの数が67個、131個、195個になった時に、パルス信号が出力される。当該パルス信号は上述したようにアドレス指定回路54に出力される他、データD生成部92において生成したデータD $1\sim$ D4の出力を要求する信号として入力される。

[0051]

データD生成部92は、各ANDゲートより出力されたTAG情報T1~T2 1を先頭ビットより並べ、22ビット目からは11ビット分の0データを付加して成る32ビットのデータD1~D4を生成する。データD生成部92は、上記ANDゲート58、62、66及び70からのパルス信号の入力に応じてデータD1~D4をSRAM8に出力する。SRAM8は、アドレス指定回路54により指定されるアドレスに、信号生成部92より出力される32ビットのデータD



[0052]

図4(a)~(d)は、JPEG2000の標準に従い、SRAM8に格納されたレベル1のサブバンド1HLについてのTAG情報のデータD2の利用方法を説明するための図である。本図では、TAG情報の値が1の場合に、そのTAGを求めたインクルージョン情報Iを有するコードブロックを斜線を付して表す。図4(a)に示すように、最上位に位置するTAG情報T21が1の場合、当該サブバンドには有効データを有するコードブロックが少なくとも1つあると判断できる。次に、TAG情報T21の下位に位置するT17~T20の値を調べる。図4(b)に示すように、T17及びT20が1の場合、斜線で示す2つの領域内に有効データを有するコードブロックが存在することがわかる。他方、T18及びT19の領域には、有効データを持つコードブロックが存在しないことがわかる。これにより、更に下位のTAG情報及びパケット情報のインクルージョン情報Iを確認する必要がなくなる。

[0053]

TAG情報T17及びT20の下位に位置するT1~T4、T13~T16の値を調べる。図4(c)に示すように、T1、T2、T3、T14及びT15が1の場合、斜線で示す5つの領域内に有効データを有するコードブロックが存在することがわかる。他方、T4、T13及びT16の領域には、有効データを持つコードブロックが存在しないことがわかる。これにより、更に下位のTAG情報及びパケット情報のインクルージョン情報Iを確認する必要がなくなる。

[0054]

ここで初めて、TAG情報T1、T2、T3、T14及びT15の下位に位置する各コードプロックのインクルージョン情報Iを調べる。これにより、67、68,69,70,75,78,83,91,92,105,106,114,119,127及び128のコードプロックに有効なデータが存在することがわかる。従って、符号データの抽出処理において、これらのコードプロックについてのみZEROビットプレーン数のデータ抽出処理を行えばよいことになり、処理データ量の大幅な低減を図ることができる。

[0055]

(6) ZERO-TAG情報解析回路

以下、ZERO-TAG情報解析回路10及び27の構成及び動作について説明する。ZERO-TAG情報解析回路10及び27は同じ構成であるため、以下、ZERO-TAG情報解析回路10について説明する。

[0056]

図5は、ZERO-TAG情報解析回路10の実行する処理内容を説明するための図である。図5(a)に示すように2×2個のコードブロックのZEROビットプレーン数が5、6、4及び8である場合、ZERO-TAG情報Tの値を各ZEROビットプレーン数の最小値4とし、各コードブロックのZEROビットプレーン数を上記最小値4を差し引いた値に更新する。

[0057]

上記解析処理を実行することにより、各コードブロックのZEROビットプレーン数を、実際の処理単位である2進数表示したときの桁数を減少させる。図5で示した例では、3ビット(510=1012)+3ビット(610=1102)+3ビット(410=1002)+4ビット(810=10002)=12ビットから、3ビット(410=1002)の2ERO-TAG情報+1ビット(110=12)+2ビット(210=102)+1ビット(010=02)+3ビット(410=1002)=11ビットに減少することができる。実際には同様の処理を2×2個の2ERO-TAG情報に施して順に上位の2ERO-TAG情報を求めることにより、更に2EROビットプレーン数を表す情報のデータ量削減を行うことができる。

[0058]

図6は、ZERO-TAG情報解析回路10の構成を示す図である。ZERO-TAG情報解析回路10は、レベル2及びレベル3の全サブバンドのコードブロックのZEROビットプレーン数のデータ、レベル1の1HLのサブバンドの全コードブロックのZEROビットプレーン数のデータ、1LHのサブバンドの全コードブロックのZEROビットプレーン数のデータ、並びに、1HHのサブバンドの全コードブロックのZEROビットプレーン数のデータを、所定の順序

で入力することにより、直ちに対応するZERO-TAG情報を生成し、SRA M8に出力する。

[0059]

より具体的には、ZERO-TAG情報解析回路10は、先に説明したTAG情報解析回路7と同様に、各サブバンドのZERO-TAG情報を4回に分けて求め、求めた4つのデータZD1~ZD4(図2に示すTAG情報のデータD1~D4に対応する)のZERO-TAG情報及びデータ量の削減されたZEROビットプレーン数のデータをSRAM8に逐次格納する。これにより、ソフトウェア処理により実現していた時に要していたサイズの大きな作業用のメモリ自体を不用にする。

[0060]

ここで、データZD1は、レベル3のサブバンド3HL、3LH、3HHについてのZERO-TAG情報ZT2、ZT3、ZT4と、レベル2のサブバンド2HL、2LH、2HHについて各4つ求めるZERO-TAG情報ZT5~ZT16、上位のZERO-TAG情報ZT18、ZT19及びZT20、更には、7番~66番のコードブロックのデータ量削減後のZEROビットプレーン数のデータD2.1~D2.4、D3.1~D3.4、…、D16.0~D16.4、演算回路215、216、217、218、219より出力されるデータ量削減後のZERO-TAG情報D17.1~D17.4、D21.1~D21.4で構成される。

[0061]

レベル5及びレベル4のサブバンドはコードブロック1個のサイズに満たないためZERO-TAG情報は求めない。データZD2~ZD4は、レベル1のサブバンド1HL、1LH、1HHについてのZERO-TAG情報ZT1~ZT16、ZT17~ZT20及びZT21、更には、それぞれ67番~130番、131番~194番、195番~258番のコードブロックのデータ量削減後のZEROビットプレーン数のデータD2.1~D2.4、D3.1~D3.4、...、D16.0~D16.4、演算回路215、216、217、218、219より出力されるデータ量削減後のZERO-TAG情報D17.1~D17.

4、D21.1~D21.4で構成される。

[0062]

先に説明したTAG情報解析回路7と同じ構成物には、同じ参照番号を付して表し、ここでの重複した説明は省く。

[0063]

ZERO-TAG情報解析回路 1 0 とTAG情報解析回路 7 を比較した場合、処理内容の違いより、TAG情報解析回路 7 が備えるANDゲート 7 1~9 1 の代わりに演算回路 2 0 0~2 1 9 が設けられる。演算回路 2 0 0~2 1 9 の構成は同じである。演算回路 2 0 0~2 1 9 は、演算により求めた ZERO-TAG情報の値(ZT1~ZT21)の他に、各演算回路より出力されるデータ量削減後の ZEROビットプレーン数又は ZERO-TAG情報の値(D1.1~D1.4、D2.1~D2.4、…D21.1~D21.4)をデータ Z D生成部 2 2 0 (TAG情報解析回路 7 のデータ D生成部 9 2 に相当する。)に出力する。

[0064]

データZD生成部 2 2 0 は、各演算回路より出力される Z E R O ー T A G 情報の値 (ZT1~ZT21)、及び、データ量削減後の Z E R O ビットプレーン数又は Z E R O ー T A G 情報の値 (D1.1~D1.4、D2.1~D2.4、…D21.1~D21.4)を、S R A M 8 のアドレス指定回路 5 4'により指定されるアドレスに書きこむ。アドレス指定回路 5 4'は、A N D ゲート 5 8、6 2、6 6、7 0 より出力されるパルス信号の入力に応じて書き込み用のアドレスを、データ Z D 1 用、データ Z D 2 用、データ Z D 3 用、データ Z D 4 用に切り換えて S R A M 8 に出力する。

[0065]

図7は、演算回路200の構成を示す図である。演算回路200は、データZD2、D3、D4を求める時に使われる。例えば、データZD2を求める際、それぞれ2入力1出力型のセレクタ200b及び200dには、図示するように67番、68番、75番、76番のコードブロックのZEROビットプレーン数(以下、説明の便宜のため文書中でZP67、ZP68、ZP75、ZP76と記す)のデータが入力される。

[0066]

ZP67及びZP68は、比較器200aに入力される。比較器200aは、ZP68よりもZP67が大きい場合Highレベルの比較結果信号を、ZP68よりもZP67が小さい場合にLowレベルの比較結果信号をセレクタ200bの信号選択端子に出力する。セレクタ200bは、比較器200aより入力される比較結果信号がHighレベルの場合にはZP68を、Lowレベルの場合にはZP67を出力する。

[0067]

ZP75及びZP76は、比較器200cに入力される。比較器200cは、ZP75よりもZP76が大きい場合Highレベルの比較結果信号を、ZP75よりもZP76が小さい場合にLowレベルの比較結果信号をセレクタ200dの信号選択端子に出力する。セレクタ200dは、比較器200cより入力される比較結果信号がHighレベルの場合にはZP76を、Lowレベルの場合にはZP75を出力する。

[0068]

セレクタ200b及びセレクタ200dより出力される信号は、比較器200e及びセレクタ200fに入力される。比較器200eは、セレクタ200bより出力されたデータの値よりもセレクタ200dより出力されたデータの値が大きい場合にはHighレベルの比較結果信号を、逆の場合にはLowレベルの比較結果信号をセレクタ200fの信号選択端子に出力する。セレクタ200fは、比較器200eより入力される比較結果信号がHighレベルの場合にはセレクタ200dより入力されたデータを、Lowレベルの場合にはセレクタ200bより入力されたデータをZERO-TAG情報のデータ値ZT1として出力する。

[0069]

演算器200gは、ZP67より上記データ値ZT1を差し引いた値を求め、これを67番のコードブロックのデータ量削減後のZEROビットプレーン数D1.1として出力する。演算器200hは、ZP68より上記データ値ZT1を差し引いた値を求め、これを68番のコードブロックのデータ量減後のZEROビットプレーン数D1.2として出力する。演算器200iは、ZP75より上

記データ値 Z T 1 を差し引いた値を求め、これを 7 5 番のコードブロックのデータ量削減後の Z E R O ビットプレーン数 D 1.3 として出力する。演算器 2 0 0 j は、 Z P 7 6 より上記データ値 Z T 1 を差し引いた値を求め、これを 7 6 番のコードブロックのデータ量減後の Z E R O ビットプレーン数 D 1.4 として出力する。

[0070]

なお、セレクタ200b及び200dには、データZD3を求める際には、67番の代わりに131番、68番の代わりに132番、75番の代わりに139番、76番の代わりに140番のコードブロックのZEROビットプレーン数のデータが入力される。また、データZD4を求める際には、67番の代わりに195番、68番の代わりに196番、75番の代わりに203番、76番の代わりに204番のコードブロックのZEROビットプレーン数のデータが入力される。

[0071]

図8は、JPEG2000の標準に従い、上述したTAG情報解析回路7及びZERO-TAG情報解析回路10により生成されたTAG情報、ZERO-TAG情報及びデータ量削減後のZEROビットプレーン数のデータを備えたパケットへッダ及び符号データでなる符号列を示す図である。図示するように各情報は、処理を行うコードブロックの最初の番号のパケットへッダの前に挿入される。例えば、7番のコードブロックのパケットへッダの前には、7番~10番のコードブロックのTAG情報T2、ZERO-TAG情報ZT2のデータが置かれる。また、19番目のコードブロックのパケットへッダの前には、TAG情報T18、ZERO-TAG情報ZT18、更新されたZEROビットプレーン数D18.1~D18.4、TAG情報T5、ZERO-TAG情報ZT5のデータが置かれる。

[0072]

【発明の効果】

本発明の画像処理装置では、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのインクル

ージョン情報及び/又はZEROビットプレーン数のデータを受け付け、直ちに対応する回路で成るTAG情報解析部及び/又はZERO-TAG情報解析部を備えることで、従来、ソフトウェア処理で実現していた時のように、全サブバンドのコードプロックのインクルージョン情報及び/又はZEROビットプレーン数の情報を記憶しておく大きなサイズの作業用メモリを不要とし、かつ、リアルタイムなTAG情報及び/又はZERO-TAG情報の作成が可能になる。


【図面の簡単な説明】


- 【図1】 (a) は、画像処理装置の符号化処理を行う部分のブロック構成図であり、(b) は、復号化処理を行う部分のブロック構成図である。
- 【図2】 TAG情報解析回路により生成されるTAG情報を示す図である
 - 【図3】 TAG情報解析回路の構成図である。
- 【図4】 $(a) \sim (d)$ は、TAG情報を用いたコードブロックのインクルージョン情報取得手法について説明するための図である。
 - 【図5】 ΖΕRΟ-TΑG情報の説明を行うための図である。
 - 【図6】 ΖΕRΟ-TAG情報解析回路の構成図である。
 - 【図7】 演算回路の構成図である。
- 【図8】 TAG情報及びZERO-TAG情報等を有するパケット情報及び符号データで成る符号列の構成を示す図である。

【符号の説明】 7,24 TAG情報解析回路、8 SRAM、10,2 7 ZERO-TAG情報解析回路、50 シフトレジスタ、51 コードブロックカウンタ、52,56,60,64,68 比較器、53,55,59,63,67 レジスタ、54 アドレスして回路、57,61,65,69 遅延回路、58,62,66,70 2入力ANDゲート、71~91 4入力ANDゲート、92 データD生成部、100 接続回路、200~219 演算回路。

【書類名】 図面

【図1】






【図2】

コート・フ・ロック番号			
(D.	1	T21	D 2 {
01 4 7 8 1	19 20 21 22	67 68 69 70	71 72 73 74
213 - 12 - 112	T 5- T6 -	17 1 1 72	79 80 81 82
		B3 84 85 86	87 <u>88</u> 89_90
T3 T4	17 T8 -	91 92 93 94	95 96 97 98
	51 52 53 54	99 100 101 10	2 103 104 105 106
IIIT9	55 56 57 58 1	-19 - !:1190-	0 111 112 113 114
43 44 45 46	l	115 116 117 11 -T11 112	8 119 120 121 122 115 116
47 48 49 50	115 63 64 65 66	123 124 125 12	6 127 128 129 130
100 964 1.1 707 188	H 116191196		08 199 200 201 202 T5 T6
139 140 141 142	143 144 145 146	203 204 205 20	06 207 208 209 210
IRI TYD 111 I'A	1L 1-1 + + KKH		14 215 216 217 218
	159 160 161 162	<u>219; 220 221; 2</u> ;	22 223 224 225 226
163 164 165 166 T9 - T10	167 168 169 170	227 228 229 2 T9	30 231 232 233 234 113 114 20 240 241 242
171:172:173:174	1/5:1/6 [[//:1/8	<u> </u>	30 235 240 241 242
	il i l+i l	H	46 247 248 249 250 T15 T16 T16
187 188 189 190	191:192:193:194	251 252 253 2 	54 255 256 257 258
) T21	7 D3	T21	D 4






(d)



(c)




	T	17 }			. 1	18	
67	88	69	10	71	72	73	74
75	16	W.	78	79	80	81	82
83	84	85	86	87	88	89	90
91	92	93	94	95	96	97	98
99	100	101	102	103	104	105	106
107	108	109	110	W	112	118	114
115	116	117	118	119	120	121	122
123	124	125	126	127	129	129	130
	L	(T19		<u> </u>		T20	


	T1		T	2		T1:	3	T 1	4
67	68		69	70	}				
75	Je		M	78		\prod			
83	81	Ŋ	85	86			/		
91	8	2	93	94					
	1			 	10	3 1	04	10:	106
	\			\prod	11	1	112	(r	114
	-				FI	9/	(20	12	1 122
		-		17	12	\mathcal{U}	128	12	9 130
	T:	3	1	T4		T) 15	1	716

60	ka	76				
ZZ	/93/ 77	76			 }	
		///				
7-7						
19/					105	106
					113	114
 			119	120		122
 -			121	トナフ		 -
	68 76 84 92	76 77 84	76 77 <i>78</i>	76 77 78 84 92	76 77 78 84 92 119 120	76 77 <i>7</i> 8 84


【図5】












【図8】





【要約】

【課題】 リアルタイム処理が可能で、小型のTAG情報及び/又はZER 〇-TAG情報の解析部を備える画像処理装置を提供する。

【解決手段】 本発明の画像処理装置は、JPEG2000の標準に従い、各サブバンドのコードブロックの有意データの有無を表すインクルージョン情報に基づいてTAG情報を生成するTAG情報解析部及び/又はZERO-TAG情報解析部を有する画像処理装置であって、上記TAG情報解析部及び/又はZERO-TAG情報解析部は、全レベルのサブバンドのコードブロックよりも少ない数のコードブロックを単位として、所定の順序でコードブロックのインクルージョン情報及び/又はZEROビットプレーン数のデータを受け付け、直ちに対応するTAG情報及び/又はZERO-TAG情報を生成して出力する回路であることを特徴とする。

【選択図】 図3

特願2003-090825

出願人履歴情報

識別番号

[000006747]

1. 変更年月日

2002年 5月17日

[変更理由]

住所変更

住 所

東京都大田区中馬込1丁目3番6号

株式会社リコー 氏 名

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

D	effects in the images include but are not limited to the items checked:
	BLACK BORDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.